

(11)Publication number:

09-063286

(43) Date of publication of application: 07.03.1997

(51)Int.CI.

G11C 16/06

(21)Application number: 07-220020

(71)Applicant: OKI MICRO DESIGN MIYAZAKI:KK

OKI ELECTRIC IND CO LTD

(22)Date of filing:

29.08.1995

(72)Inventor: TOMARI NOBUHIRO


MATSUDA YOSHIO

(54) DATA REWRITING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To extend life by eliminating unnecessary erasing operations to a nonvolatile memory.

SOLUTION: Update data Din are latched by a latch circuit 21 and holding data SM are read out and latched from a nonvolatile memory array M by a read-out circuit 23. Data S21 are compared with data S23 by a comparing circuit 22, activation is indicated in coincidence signals S22 when the result of comparison is coincided and inactivity is indicated in coincidence signals S22 when the result is not coincided. Address data designated in the nonvolatile memory array M are erased by a erasing circuit 24 when coincidence signals S22 are inactive. Address data are not erased by the erasing circuit 24 when coincidence signals S22 are active. When coincidence signals S22 indicate inactivity, after the erasing operation is performed by the erasing circuit 24, data are written into the address designated in the nonvolatile memory array M by a writing circuit 26.



When coincidence signals S22 indicate activity, writing operations are not performed by a writing circuit 25.

LEGAL STATUS

[Date of request for examination]

09.03.2001

[Date of sending the examiner's decision of

25.05.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-63286

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl.⁶

識別記号 广内整理番号

FΙ

技術表示箇所

G11C 16/06

G11C 17/00

510E

審査請求 未請求 請求項の数4 OL (全 9 頁)


(21)出願番号	特願平7-220020	(71) 出願人 591049893
		株式会社沖マイクロデザイン宮崎
(22)出顧日	平成7年(1995)8月29日	宮崎県宮崎市大和町9番2号
		(71) 出願人 000000295
	e e	沖電気工業株式会社
		東京都港区虎ノ門1丁目7番12号
	·	(72)発明者 泊 伸広
		宮崎県宮崎市大和町9番2号 株式会社沖
		マイクロデザイン宮崎内
		(72)発明者 松田 吉生
		宮崎県宮崎市大和町9番2号 株式会社沖
		マイクロデザイン宮崎内
		(74)代理人 弁理士 柿本 恭成
		l .

(54) 【発明の名称】 データ書換回路

(57)【要約】

【目的】 不揮発性メモリに対する不必要な消去動作をなくして寿命を延ばす。

【構成】 ラッチ回路21が更新データDinをラッチし、読み出し回路23が保持データSMを不揮発性メモリアレイMから読み出してラッチする。比較回路22はデータS21とデータS23とをを比較し、その比較結果が一致した場合は一致信号S22に活性を示し、一致しない場合は一致信号S22に活性を示す。一致信号S22が非活性の場合、消去回路24は不揮発性メモリアレイM中の指定されたアドレスのデータの消去を行う。一致信号S22が活性を示した場合、消去回路24は消去動作を行わない。一致信号S22が非活性を示した場合、消去回路24は消去動作を行わない。一致信号S22が活性を示した場合、消去回路24が消去動作を行った後、書き込み回路26は、不揮発性メモリアレイM中の指定されたアドレスにデータの書き込みを行う。一致信号S22が活性を示した場合、書き込み回路25は書き込み動作を行わない。



本発明の第1の実施例のデータ書換回路

【特許請求の範囲】

【請求項1】 基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書き込み動作及び消去動作を行うデータ書換回路において、

前記不揮発性メモリセルに保持されている保持データに 対して書き換えるための更新データをラッチする第1の ラッチ回路と、

前記保持データを読み出してラッチする第2のラッチ回 窓と

前記第1のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータとの一致/不一致を検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示す比較回路と、

前記比較回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことにより前記不揮発性メモリセルに対してデータの消去動作を行い、前記比較回路が前記一致信号に活性を示したとき、該消去動作を行わない 20消去回路と、

前記比較回路が前記一致信号に非活性を示したとき、前 記消去回路が前記データの消去を行った後にホットエレ クトロンを前記絶縁膜を介して前記浮遊ゲートへ注入す ることにより前記不揮発性メモリセルに対してデータの 書き込み動作を行い、前記比較回路が前記一致信号に活 性を示したとき、該書き込み動作を行わない書き込み回 路とを、

備えたことを特徴とするデータ書換回路。

【請求項2】 基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリに対してデータの書き込み動作及び消去動作を行うデータ書換回路において、

前記不揮発性メモリセルに保持されている保持データに 対して書き換えるための更新データをラッチする第1の ラッチ回路と

前記保持データを読み出してラッチする第2のラッチ回 路と、

前記第1のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータとの一致/不一致を検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示す比較回路と、

前記比較回路が前記一致信号に非活性を示したとき、前 記浮遊ゲートから前記絶縁膜を介して前記ソース領域へ エレクトロンを引抜くことにより前記不揮発性メモリセ ルに対してデータの消去動作を行い、前記比較回路が前 記一致信号に活性を示したとき、該消去動作を行わない 消去回路と、

前記比較回路が前記第1のラッチ回路にラッチされたデ 50 クトロンを前記絶縁膜を介して前記浮遊ゲートへ注入す

ータと前記第2のラッチ回路にラッチされたデータとの 一致/不一致を検出した後、該検出結果にかかわらずホ

一致/不一致を検出した後、該検出結果にかかわらずホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの書き込み動作を行う書き込み回路とを、

備えたことを特徴とするデータ書換回路。

【請求項3】 基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書き込み動作及び消去動作を行うデータ書換回路において、

前記不揮発性メモリセルに保持されている保持データを 読み出してラッチするラッチ回路と、

高レベル又は低レベルと前記ラッチ回路にラッチされた データの論理レベルとの一致/不一致を検出し、該検出 結果が一致のとき一致信号に活性を示し、不一致のとき 該一致信号に非活性を示すデータ検出回路と、

前記データ検出回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース 領域へエレクトロンを引抜くことにより前記不揮発性メ モリセルに対してデータの消去動作を行い、前記データ 検出回路が前記一致信号に活性を示したとき、該消去動 作を行わない消去回路と、

前記データ検出回路が前記一致信号に非活性を示したとき、前記消去回路が前記データの消去を行った後にホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの書き込み動作を行い、前記データ検出回路が前記一致信号に活性を示したとき、該書き込み動作を行わない書き込み回路とを、

30 備えたことを特徴とするデータ書換回路。

【請求項4】 基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書き込み動作及び消去動作を行うデータ書換回路において、

前記不揮発性メモリセルに保持されている保持データを 読み出してラッチするラッチ回路と、

高レベル又は低レベルと前記ラッチ回路にラッチされた データの論理レベルとの一致/不一致を検出し、該検出 結果が一致のとき一致信号に活性を示し、不一致のとき 該一致信号に非活性を示すデータ検出回路と、

前記データ検出回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことにより前記不揮発性メモリセルに対してデータの消去動作を行い、前記データ検出回路が前記一致信号に活性を示したとき、該消去動作を行わない消去回路と、

前記データ検出回路が高レベル又は低レベルと前記ラッチ回路にラッチされたデータの論理レベルとの一致/不一致を検出した後、該検出結果にかかわらずホットエレクトロンを前記絶縁贈を介して前記經遊ゲートへ注入す

2

ることにより前記不揮発性メモリセルに対してデータの 書き込み動作を行う書き込み回路とを、

備えたことを特徴とするデータ書換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データの記憶装置、特 化EEPROM(Electrically Erasable Programmable ROM)等 の不揮発性メモリに対するデータの書換回路に関するも のである。

[0002]

【従来の技術】EEPROM等の不揮発性メモリのデータの書 き換え動作を行う場合、従来のデータ書換回路では、不 揮発性メモリの書き込みを行いたいアドレスに既に書き 込まれている保持データの内容にかかわらず、先ず該保 持データの消去動作を行い、次に書き込み動作を行う。 つまり、保持データと書き換えを行いたい更新データと が同一の場合でも書き込み動作が行われる。

[0003]

【発明が解決しようとする課題】従来のデータ書換回路 では、次のような課題があった。図2は、不揮発性メモ 20 リの一つである一般的なEEPROMの構造を示す概略の断面 図である。このEEPROMは、基板1中に形成されたソース 領域2及びドレイン領域3の間の上部に、下から順にト ンネル絶縁膜4、浮遊ゲート(FG)5、ゲート間絶縁膜 6、及び制御ゲート(CG)7を積層した積層ゲートMOSFET 構造になっている。ソース領域2にはソース電極11、 ドレイン領域3にはドレイン電極12、及び制御ゲート 7には制御ゲート電極13がそれぞれ接続されている。 このEEPROMでは、浮遊ゲート5中の電子(エレクトロ ン)の量により、制御ゲート7から見た閾値が変化する ことを利用してデータの書き込み及び消去を行うように なっている。次に、図2の動作(1)~(2)を説明す

【0004】(1) 書き込み動作

例えば、ソース電極11に0V、ドレイン電極12に+ 6V、及び制御ゲート電極13に+12Vをそれぞれ印 加する。そして、ソース領域2からドレイン領域3へ電 流を流して、ホットエレクトロンをトンネル絶縁膜4を 介して浮遊ゲート5へ注入することにより、データの書 き込みを行う。

(2) 消去動作

例えば、ソース電極11に+5 V、及び制御ゲート電極 13に-9 Vを印加し、浮遊ゲート5からトンネル絶縁 膜4を介してソース領域2へエレクトロンを引抜くこと により、データの消去を行う。以上の動作をデータ書換 回路が行っていた。つまり、保持データと更新データと が同一の場合でも消去及び書き込み動作が行われるとい う無駄な書き換え動作がある。そのため、書き換え可能 な回数が減少するという問題があった。

消去時に、エレクトロンをトンネル絶縁膜4中を透過さ せることで行うことから、該トンネル絶縁膜4中にエレ クトロンやホールが捕獲され、書き込み効率や消去効率 が低下するという信頼性上の問題がある。そのため、書 き込み後の閾値が低下し、或いは消去後の閾値が上昇 し、この両方の閾値の差である閾値ウインドウが狭くな る。閾値ウインドウが狭まると、高レベル(以下、

"H"という)及び低レベル(以下、"L"という)の 判定ができず、メモリ動作が不可能になってしまうこと 10 がある。つまり、EEPROM等の不揮発性メモリには、物理 的に書き換え回数に制限があり、或る程度の書き換え回 数を越えると、書き換えができなくなるという問題があ る。一般的なEEPROMでは、1万回~10万回程度が書き 換え回数の限界である。

[0006]

40

【課題を解決するための手段】第1の発明は、前記課題 を解決するために、基板中に形成されたソース領域とド レイン領域間上に、絶縁膜を介して浮遊ゲートが設けら れた不揮発性メモリセルに対してデータの書き込み動作 及び消去動作を行うデータ書換回路において、次のよう な回路を備えている。即ち、前記不揮発性メモリセルに 保持されている保持データに対して書き換えるための更 新データをラッチする第1のラッチ回路と、前記保持デ ータを読み出してラッチする第2のラッチ回路と、前記 第1のラッチ回路にラッチされたデータと前記第2のラ ッチ回路にラッチされたデータとの一致/不一致を検出 し、該検出結果が一致のとき一致信号に活性を示し、不 一致のとき該一致信号に非活性を示す比較回路と、前記 比較回路が前記一致信号に非活性を示したとき、前記浮 30 遊ゲートから前記絶縁膜を介して前記ソース領域へエレ クトロンを引抜くことにより前記不揮発性メモリセルに 対してデータの消去動作を行い、前記比較回路が前記一 致信号に活性を示したとき、該消去動作を行わない消去 回路と、前記比較回路が前記一致信号に非活性を示した とき、前記消去回路が前記データの消去を行った後にホ ットエレクトロンを前記絶縁膜を介して前記浮遊ゲート へ注入することにより前記不揮発性メモリセルに対して データの書き込み動作を行い、前記比較回路が前記一致 信号に活性を示したとき、該書き込み動作を行わない書 き込み回路とを、備えている。

【0007】第2の発明では、基板中に形成されたソー ス領域とドレイン領域間上に、絶縁膜を介して浮遊ゲー トが設けられた不揮発性メモリに対してデータの書き込 み動作及び消去動作を行うデータ書換回路において、次 のような回路を備えている。即ち、前記不揮発性メモリ セルに保持されている保持データに対して書き換えるた めの更新データをラッチする第1のラッチ回路と、前記 保持データを読み出してラッチする第2のラッチ回路 と、前記第1のラッチ回路にラッチされたデータと前記 [0005] 例えば、図2のEEPROMでは、書き込み及び 50 第2のラッチ回路にラッチされたデータとの一致/不一

5

致を検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示す比較回路と、前記比較回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことにより前記不揮発性メモリセルに対してデータの消去動作を行い、前記比較回路が前記一致信号に活性を示したとき、該消去動作を行わない消去回路と、前記比較回路が前記第1のラッチ回路にラッチされたデータとの一致/不一致を検出した後、該検出 10 結果にかかわらずホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの書き込み動作を行う書き込み回路とを、備えている。

【0008】第3の発明では、基板中に形成されたソー ス領域とドレイン領域間上に、絶縁膜を介して浮遊ゲー トが設けられた不揮発性メモリセルに対してデータの書 き込み動作及び消去動作を行うデータ書換回路におい て、次のような回路を備えている。即ち、前記不揮発性 メモリセルに保持されている保持データを読み出してラ ッチするラッチ回路と、"H"又は"L"と前記第2の ラッチ回路にラッチされたデータの論理レベルとの一致 /不一致を検出し、該検出結果が一致のとき一致信号に 活性を示し、不一致のとき該一致信号に非活性を示すデ ータ検出回路と、前記データ検出回路が前記一致信号に 非活性を示したとき、前記浮遊ゲートから前記絶縁膜を 介して前記ソース領域へエレクトロンを引抜くことによ り前記不揮発性メモリセルに対してデータの消去動作を 行い、前記データ検出回路が前記一致信号に活性を示し たとき、該消去動作を行わない消去回路と、前記データ 検出回路が前記一致信号に非活性を示したとき、前記消 去回路が前記データの消去を行った後にホットエレクト ロンを前記絶縁膜を介して前記浮遊ゲートへ注入すると とにより前記不揮発性メモリセルに対してデータの書き 込み動作を行い、前記データ検出回路が前記一致信号に 活性を示したとき、該書き込み動作を行わない書き込み 回路とを、備えている。、

【0009】第4の発明では、基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書 40 き込み動作及び消去動作を行うデータ書換回路において、次のような回路を備えている。即ち、前記不揮発性メモリセルに保持されている保持データを読み出してラッチするラッチ回路と、"H"又は"L"と前記第2のラッチ回路にラッチされたデータの論理レベルとの一致/不一致を検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示すデータ検出回路と、前記データ検出回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことによ 50

り前記不揮発性メモリセルに対してデータの消去動作を行い、前記データ検出回路が前記一致信号に活性を示したとき、該消去動作を行わない消去回路と、前記データ検出回路が"H"又は"L"と前記第2のラッチ回路にラッチされたデータの論理レベルとの一致/不一致を検出した後、該検出結果にかかわらずホットエレクトロン

ラッチされたデータの論理レベルとの一致/不一致を検出した後、該検出結果にかかわらずホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの書き込み動作を行う書き込み回路とを、備えている。

[0010]

【作用】第1の発明によれば、以上のようにデータ書き 換え回路を構成したので、不揮発性メモリセルに保持さ れている保持データに対して書き換えるための更新デー タが第1のラッチ回路にラッチされ、前記保持データが 第2のラッチ回路にラッチされる。次に、第1のラッチ 回路にラッチされたデータと第2のラッチ回路にラッチ されたデータとの一致/不一致が比較回路で検出され、 該検出結果が一致のとき該比較回路は一致信号に活性を 示し、不一致のとき一致信号に非活性を示す。比較回路 が一致信号に非活性を示したとき、消去回路により不揮 発性メモリセルの浮遊ゲートから絶縁膜を介してソース 領域へエレクトロンを引抜くことによりデータが消去さ れる。次に、前記消去回路が前記データの消去を行った 後に書き込み回路によりホットエレクトロンを前記絶縁 膜を介して前記浮遊ゲートへ注入することにより不揮発 性メモリセルに対してデータの書き込みが行われる。一 方、比較回路が一致信号に活性を示したとき、消去及び 書き込みを行う必要がないので、データ書換回路は消去 及び書き込み動作を行わない。そのため、従来と比較し て書き換え動作の回数が減少し、不揮発性メモリセルの 寿命が延びる。

【0011】第2の発明によれば、第1の発明の比較回 路が一致信号に活性を示したとき、データ書換回路は消 去動作を行わないが、書き込み回路により不揮発性メモ リセルに対してデータの書き込みが行われる。そのた め、従来と比較して消去動作の回数が減少し、不揮発性 メモリセルの寿命が延びることに加えて該不揮発性メモ リセルのデータがリフレッシュされる。第3の発明によ れば、不揮発性メモリセルに保持されている保持データ がラッチ回路にラッチされる。次に、"H"又は"L" と前記ラッチ回路にラッチされたデータの論理レベルと の一致/不一致がデータ検出回路で検出され、該検出結 果が一致のとき該データ検出回路は一致信号に活性を示 し、不一致のとき一致信号に非活性を示す。データ検出 回路が一致信号に非活性を示したとき、消去回路により 不揮発性メモリセルの浮遊ゲートから絶縁膜を介してソ ース領域へエレクトロンを引抜くことによりデータが消 去される。次に、前記消去回路が前記データの消去を行 った後に書き込み回路によりホットエレクトロンを前記 絶縁膜を介して前記浮遊ゲートへ注入することにより不

6

揮発性メモリセルに対してデータの書き込みが行われる。一方、データ検出回路が一致信号に活性を示したとき、消去及び書き込みを行う必要がないので、データ書換回路は消去及び書き込み動作を行わない。そのため、従来と比較して書き換え動作の回数が減少し、不揮発性メモリセルの寿命が延びる。第4の発明によれば、第3の発明のデータ検出回路が一致信号に活性を示したとき、データ書換回路は消去動作を行わないが、書き込み回路により不揮発性メモリセルに対してデータの書き込みが行われる。そのため、従来と比較して消去動作の回 10数が減少し、不揮発性メモリセルの寿命が延びることに加えて該不揮発性メモリセルのデータがリフレッシュされる。従って、前記課題を解決できるのである。

【0012】 【実施例】

第1の実施例

第1の美元的

図1は、本発明の第1の実施例を示すデータ書換回路の 構成ブロック図である。このデータ書換回路は、書き換 えを行いたいn(n;l以上の整数)ビットの更新デー タDinをラッチする第1のラッチ回路21を有してい 20 る。ラッチ回路21は、n個の遅延フリップフロップ (以下、D-FFという)で構成され、該n個のD-F Fが共通のクロック信号に同期して更新データDinの 各々をラッチする機能を有している。ラッチ回路21が ラッチしたデータS21は、比較回路22の一方の入力 側に入力されるようになっている。又、不揮発性メモリ セルアレイMに保持されている保持データSMは、第2 のラッチ回路である読み出し回路23に入力されるよう になっている。この不揮発性メモリセルアレイMは、セ ンスラインの電圧が例えば図2に示すEEPROMのソース領 30 域に、及びビットラインの電圧がドレイン領域に伝達さ れるようになっている。読み出し回路23は、センスア ンプ及びラッチ回路等で構成され、不揮発性メモリセル アレイM中の書き換えを行いたいアドレスのnビットの 保持データSMを読み出してラッチする機能を有してい る。読み出し回路23がラッチしているデータS23 は、比較回路22の他方の入力側に入力されるようにな っている。比較回路22は、データS21とデータS2 3との比較を行い、一致した場合には一致信号S22に 活性を示し、不一致の場合には一致信号S22に非活性 40 を示す機能を有している。比較回路22の出力側は、消 去回路24及び書き込み回路25の各入力側に接続され ている。

【0013】消去回路24は、例えばチャージボンプ回路や高電圧スイッチ回路で構成され、一致信号S22が非活性を示した場合、図示しないタイミングコントローラの指令により、不揮発性メモリセルアレイMのセンスラインに高電圧、及びピットラインにOVを印加してソース領域へエレクトロンを引抜くことにより不揮発性メモリセルMに対してデータの消去動作を行う機能を有

3

し、一致信号S 2 2 が活性を示した場合には、該一致信号S 2 2 の論理レベルに基づいて消去動作が禁止されるようになっている。書き込み回路 2 5 は、例えばチャージポンプ回路や高電圧スイッチ回路で構成され、一致信号S 2 2 が非活性を示した場合、消去回路 2 4 が消去動作を行った後、前記タイミングコントローラの指令により、不揮発性メモリセルアレイMのセンスラインに 0 V、及びビットラインに高電圧を印加してホットエレクトロンを絶縁膜を介して浮遊ゲートへ注入することにより不揮発性メモリセルMに対してデータの書き込み動作を行う機能を有し、一致信号S 2 2 が活性を示した場合には、該一致信号S 2 2 の論理レベルに基づいて書き込み動作が禁止されるようになっている。

【0014】図3は、図1中の比較回路の回路図である。この比較回路は、n個のイクスクルーシブオア回路(以下、EIORという)22 a 1~22 a n (n:1 以上の整数)及びn入力NOR回路22bを備え、ラッチ回路21の各出力端子が、EIOR22 a 1~22 a nの各第1の入力端子にそれぞれ接続されている。読み出し回路23の各出力端子は、ラッチ回路21の各出力端子のLSBからMSBの順序に対応してEIOR22 a 1~22 a nの各第2の入力端子にそれぞれ接続されている。EIOR22 a 1~22 a nの各出力端子は、NOR回路22bの各入力端子にそれぞれ接続されている。NOR回路22bの出力端子からは一致信号S22が出力されるようになっている。次に、図1の動作(1)~(3)を説明する。

【0015】(1) データのロード動作

外部から書き換えを行いたいアドレスとそのデータ(即ち、更新データDin)が入力され、ラッチ回路21が該更新データDinをラッチする。一方、同時に、読み出し回路23が、指定された前記アドレスに対応する保持データSMを不揮発性メモリアレイMから読み出してラッチする。その後、比較回路22は、データS21とデータS23とを比較し、その比較結果が一致した場合には一致信号S22に活性を示し、該比較結果が一致しない場合には一致信号S22に非活性を示す。

(2) 消去動作

比較回路22が一致信号S22に非活性を示した場合、タイミングコントローラの指令により、消去回路24は、不揮発性メモリセルアレイMのセンスラインに高電圧、及びビットラインに0Vを印加することにより、該不揮発性メモリアレイM中の指定されたアドレスのデータの消去を行う。但し、比較回路22が一致信号S22に活性を示した場合、消去回路24は消去動作を行わない。

(3) 書き込み動作

比較回路22が一致信号S22に非活性を示した場合、 前記タイミングコントローラの指令により、消去回路2 50 4が消去動作を行った後、書き込み回路25は、不揮発

性メモリセルMのセンスラインにOV、及びビットライ ンに高電圧を印加することにより、該不揮発性メモリア レイM中の指定されたアドレスにデータの書き込みを行 う。但し、比較回路22が一致信号S22に活性を示し た場合、書き込み回路25は書き込み動作を行わない。 以上のように、この第1の実施例では、データ書換回路 は、データS21とデータS23とが一致していない場 合には消去及び書き込み動作を行うが、一致している場 合には消去及び書き込み動作を行わない。そのため、従 来と比較して書き換え動作の回数が減り、不揮発性メモ リセルアレイMの寿命が延びる。更に、データS21と データS23とが一致している場合、消去/書き込み動 作が行われないので、その分の動作時間が短縮される。 【0016】第2の実施例

図4は、本発明の第2の実施例を示すデータ書換回路の 構成ブロック図であり、図1中の要素と共通の要素には 共通の符号が付されている。このデータ書き換え回路で は、図1中の書き込み回路25が一致信号S22で制御 されず、図示しないタイミングコントローラのみで書き 込み動作の指令が与えられるようになっている。他は図 20 1と同様の構成である。次に、図4の動作を説明する。 書き込み回路25は、比較回路22によるデータS23 とデータS21との一致/不一致を検出した後、該検出 結果にかかわらずタイミングコントローラの指令により 書き込み動作を行う。他は第1の実施例と同様の動作を 行う。従って、データの書き換えが行われない場合でも 不揮発性メモリセルアレイMの保持データがリフレッシ ュされる。以上のように、この第2の実施例では、デー タS21とデータS23とが一致した場合には消去回路 24は消去動作を行わないが、書き込み回路25が書き 込み動作を行う。消去及び書き込み動作が行われない場 合、不揮発性メモリセルアレイMに対する損傷は全くな く、書き込み動作のみが行われる場合、不揮発性メモリ セルアレイMに対する損傷は、消去及び書き込み動作を 行う場合に比較して遥かに少ない。そのため、第1の実 施例と同様に、消去回数が減り、不揮発性メモリセルア レイMの寿命が延びる。又、書き込み動作のみを行うこ とにより、データを長期間保持していて保持特性が劣化 している不揮発性メモリセルアレイMの保持データがリ フレッシュされる。

【0017】第3の実施例

図5は、本発明の第3の実施例を示すデータ書換回路の 構成ブロック図である。このデータ書換回路は、データ 検出回路32を有している。このデータ検出回路32は E-ORで構成され、一方の入力端子は"L"に接続さ れている。又、このデータ書換回路は、ラッチ回路であ る読み出し回路33を備えている。読み出し回路33 は、センスアンプ及びラッチ回路等で構成され、不揮発 性メモリセルアレイMAに保持されている保持データS MAを読み出してラッチする機能を有している。読み出 50 10

し回路33の出力端子は、データ検出回路32の他方の 入力端子に接続されている。このデータ検出回路32 は、読み出し回路33が読み出したデータS33が "L" (書き込みされた場合はデータが "L" になるも のとする) であるか否かを検出し、データS33が "L"の場合には一致信号S32に活性を示し、データ S33が"H"の場合には一致信号S32に非活性を示 す回路である。不揮発性メモリセルアレイMAは、図1 中の不揮発性メモリセルアレイMと同様に、センスライ ンの電圧が例えば図2に示すEEPROMのソース領域に、及 びビットラインの電圧がドレイン領域に伝達されるよう になっている。データ検出回路32の出力側は、消去回 路34及び書き込み回路35の各入力側に接続されてい る。

【0018】消去回路34は、図1中の消去回路24と 同様にチャージポンプ回路や高電圧スイッチ回路で構成 され、一致信号S32が非活性を示した場合、図示しな いタイミングコントローラの指令により、不揮発性メモ リセルアレイMAのセンスラインに高電圧、及びビット ラインにOVを印加して消去動作を行う機能を有し、一 致信号S32が活性を示した場合には、該一致信号S3 2の論理レベルに基づいて消去動作が禁止されるように なっている。書き込み回路35は、図1中の書き込み回 路25と同様にチャージポンプ回路や高電圧スイッチ回 路で構成され、一致信号S32が非活性を示した場合、 消去回路34が消去動作を行った後、前記タイミングコ ントローラの指令により、不揮発性メモリセルアレイM AのセンスラインにOV、及びビットラインに高電圧を 印加して書き込み動作を行う機能を有し、一致信号S3 2が活性を示した場合には、該一致信号S32の論理レ ベルに基づいて書き込み動作が禁止されるようになって いる。次に、図5の動作(1)~(3)を説明する。 【0019】(1) 読み出し回路33は、不揮発性メ モリセルアレイMAの書き換えを行うアドレスのデータ の読み出しを行う。読み出した結果が"L"であるか (即ち、データが書き込みされているか) 否かをデータ 検出回路32で検出する。データ検出回路32は、読み 出した結果が"L"の場合には一致信号S32に活性を 示し、"H"の場合には一致信号S32に非活性を示 す。

(2) 消去動作

30

データ検出回路32が一致信号S32に非活性を示した 場合、タイミングコントローラの指令により、消去回路 34は、不揮発性メモリセルアレイMAのセンスライン に高電圧、及びビットラインにOVを印加することによ り、該不揮発性メモリアレイMA中の指定されたアドレ スのデータの消去を行う。但し、データ検出回路32が 一致信号S32に活性を示した場合、消去回路34は消 去動作を行わない。

(3) 書き込み動作

データ検出回路32が一致信号S32に非活性を示した場合、消去回路34が消去動作を行った後、タイミングコントローラの指令により、書き込み回路35は、不揮発性メモリセルアレイMAのセンスラインに0V、及びビットラインに高電圧を印加することにより、該不揮発性メモリアレイMA中の指定されたアドレスにデータの書き込みを行う。但し、データ検出回路32が一致信号S32が活性を示した場合、書き込み回路35は書き込み動作を行わない。

11

【0020】とのように、不揮発性メモリアレイMA中 10の保持データが"L"(即ち、既にデータが書き込まれている)の場合は、消去及び書き込み動作を行わない。以上のように、この第3の実施例では、不揮発性メモリアレイMAにデータが書き込まれている(即ち、データが"L")場合は、データ書換回路は消去及び書き込み動作を行わない。そのため、第1の実施例と同様に、不揮発性メモリセルアレイMAに全く損傷を与えず、書き換え回数が減り、該不揮発性メモリセルアレイMAの寿命が延びる。更に、第1の実施例における第1のラッチ回路がないので、回路規模が小さくなる。 20

【0021】第4の実施例

図6は、本発明の第4の実施例を示すデータ書換回路の構成プロック図であり、図5中の要素と共通の要素には共通の符号が付されている。このデータを機口回路32AはE-ORで構成され、一方の入力端子は"H"に接続されている。とのデータ検出回路32Aは、読み出し回路33が読み出したデータS33が"H"(消去された場合はデータが"H"になるものとする)であるか否かを検出し、データS33が"H"の場合には一致合けに、データS33が"L"の場合には一致信号S32Aに活性を示し、データS33が"L"の場合には一致信号S32Aに非活性を示す回路である。又、図5中の書き込み回路36が一致信号S32Aで制御されず、図示しないタイミングコントローラのみで書き込み動作の指令が与えられるようになっている。他は図5と同様の構成である。次に、図6の動作を説明す

の指令により書き込み動作を行う。他は第3の実施例と同様の動作を行う。以上のように、この第4の実施例では、不揮発性メモリセルアレイMAの保持データが"H"(即ち、既にデータが消去されている)の場合は、消去動作を行わずにデータの書き込み動作のみが行われるので、書き換え回数が減り、不揮発性メモリセルアレイMAの寿命が延びる。更に、第1の実施例における第1のラッチ回路がないので、回路規模が小さくなる。尚、本発明は上記実施例に限定されず、種々の変形が可能である。その変形例としては、例えば次のような50

【0022】書き込み回路36は、データ検出回路32

AによるデータS33と"H"との一致/不一致の検出

の後、該検出結果にかかわらずタイミングコントローラ

【0023】(a) 第1及び第2の実施例は、バイト単位の書き換えを想定した回路であり、第3及び第4の実施例は、ビット単位の書き換えを想定した回路であるが、これらの実施例は、読み出し回路、ラッチ回路、比較回路、検出回路等の数を必要に応じて増減すれば、ビット、バイト、ページ(即ち、数バイトの一括書き込み)に対応できる。

(b) 本発明はEEPROMと限らず、例えばフラッシュメモリのように基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセル全般に適用される。

[0024]

ものがある。

【発明の効果】以上詳細に説明したように、第1の発明 によれば、データ書換回路は、更新データと保持データ とが一致していない場合には消去及び書き込み動作を行 うが、一致している場合には消去及び書き込み動作を行 わない。そのため、従来と比較して書き換え動作の回数 を減らすことができ、、不揮発性メモリセルの寿命を延 ばすことができる。更に、更新データと保持データとが 一致している場合、消去/書き込み動作を行わないの で、その分の動作時間を短縮できる。第2の発明によれ は、更新データと保持データとが一致した場合には消去 回路は消去動作を行わないが、書き込み回路が書き込み 動作を行う。消去も書き込みも行わない場合、不揮発性 メモリセルに対する損傷は全くなく、書き込みのみを行 う場合、不揮発性メモリセルに対する損傷は消去及び書 き込みを行う場合に比較して遥かに少ない。そのため、 不揮発性メモリセルの寿命を延ばすことができる。又、 書き込み動作のみを行うことにより、データを長期間保 持していて保持特性が劣化している不揮発性メモリセル のデータをリフレッシュさせることができる。

【0025】第3の発明によれば、不揮発性メモリセルにデータが書き込まれている場合は、データ書換回路は消去及び書き込み動作を行わない。そのため、不揮発性メモリセルに全く損傷を与えず、書き換え回数を減らすことができ、該不揮発性メモリセルの寿命を延ばすことができる。更に、第1の発明の第1のラッチ回路がないので、第1の発明よりも回路規模を小さくできる。第4の発明によれば、不揮発性メモリセルの保持データが既に消去されている場合には、消去動作を行わずにデータの書き込み動作のみが行われるので、不揮発性メモリセルの寿命を延ばすことができる。更に、第1の発明の第1のラッチ回路がないので、第1の発明よりも回路規模を小さくできる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すデータ書換回路の 構成ブロック図である。

【図2】従来の一般的なEEPROMの断面図である。

0 【図3】図1中の比較回路の回路図である。

特開平9-63286

浮遊ゲート

ラッチ回路

比較回路

消去回路

読み出し回路

書き込み回路

データ検出回路

不揮発性メモリ

【図4】本発明の第2の実施例を示すデータ書換回路の	* 5
構成ブロック図である。	2
	_

[図5]本発明の第3の実施例を示すデータ書換回路の 構成ブロック図である。

13

【図6】本発明の第4の実施例を示すデータ書換回路の

[図1]

構成ブロック図である。

【符号の説明】 2

2 3 4 21 23, 33 22,

> 24, 34 25, 35

32, 32A


M, MA セル

ドレイン領域間 絶縁膜 *10


ソース領域

【図2】

14



本発明の第1の実施例のデータ書換回路



【図3】






図1中の比較回路


【図4】







【図6】



本発明の第4の実施例のデータ音換回路